# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

## PATTERN FORMING METHOD OF TRANSPARENT ELECTRODE

PUB. NO.: 63-100777 [JP 63100777 A] PUBLISHED: May 02, 1988 (19880502)

INVENTOR(s): NASU YASUHIRO KAWAI SATORU OKI KENICHI

APPLICANT(s): FUJITSU LTD [000522] (A Japanese Company or Corporation),

JP(Japan)

APPL. NO.: 61-246547 [JP 86246547] FILED: October 16, 1986 (19861016)

## ABSTRACT PURPOSE:

To obtain a transparent electrode pattern, through which breakdown and a defective contact are not generated, by a method wherein a substrate is kept at 200 deg.C or more, the film formation of an InSn oxide is started through an ion plating method, the film of the oxide is formed, while lowering the temperature of the substrate gradually, and a predetermined electrode pattern is shaped through photoetching.

## CONSTITUTION:

An ITO film 2 is formed onto a glass substrate 1 through an ion plating method, while lowering the temperature of the substrate 1 gradually from a temperature of 200 deg.C or more. The ITO film 2 is etched, using a resist pattern 3 as a mask, and the resist pattern 3 is removed. A drain electrode 2-1 and a source electrode 2-2 consisting of the ITO film are shaped, and an a-Si film 4, an SiN film 5 and a gate electrode 6 are formed, thus acquiring a thin-film Tr.

G 09 F H 01 B H 01 L	9/30 13/00 21/28 21/88 27/12	3 1 1 3 3 8 HCB	P - 8422-5F C - 6866-5C D - 8222-5E N - 7638-5F F - 6708-5F 7514-5F	零查請求	未請求	発明の数	1	(全4頁)
----------------------------	--	-----------------------	--	------	-----	------	---	-------

**<sup>9</sup> 発明の名称** 透明電極のパターン形成法

②特 願 昭61-246547

**登出 類 昭61(1986)10月16日** 

①出 願 人 富士通株式会社 ②代 理 人 弁理士 井桁 貞一 神奈川県川崎市中原区上小田中1015番地

#### 明神音

#### 1. 発明の名称

透明電極のパターン形成法

#### 2. 特許請求の範囲

(1) 基版上にインジウム組酸化物の電極パターンを形成するに際し、前記基版を 200で以上に保留はイオンプレーティング法にて前記インジウム組酸化物の成膜を開始し漸次接基版の温度を降下した。その後に前記インジウム組酸パターンに形成することを特徴とする透明電極のパターン形成法。

(2) 前記電極パターンを形成した基板を 200 で以上で無処理することを特徴とする特許請求の範囲 第1項記載の透明電極のパターン形成法。

(3) 前記インジウム錫酸化物の電極が薄膜トランジスタのソース・ドレイン電極であることを特徴とする特許請求の範囲第1項及び第2項記載の透明電極のパターン形成法。

#### 3. 発明の詳細な説明 .

#### (概要)

被品表示素子を駆動する薄膜トランジスクに用いられる透明電極のパクーン形成において、電機間の短路及び電極の投続不良を防止するために、装板に透明電極となるインジウム頻酸化物をイオンプレーティング法にて成膜する際、当該により、フレース・ジ形状の透明電極パターンを形成する。

## 〔産業上の利用分野〕

この発明は、液晶表示素子を駆動する疎設トランジスクの透明電極のパターン形成法に関するものである。

液晶表示素子の部限トランジスタは、マトリックス配列された液晶表示素子を駆動している。 従って、 部限トランジスタの透明電極は落板上にて 多数交叉している。若しこの交叉点の 1 箇所でも 短誘すると、交叉点を通過する配線が線欠陥状態 - パ形状が得られる。

此の170 限よりなる透明電極すなわちドレイン 電機2-1 とソース電極2-2 とのパターンを形成した後、第1図(d)の工程で従来のようにa-Si層 4 とSiN 届5とゲート電極6を順次形成する。

#### (効果)


以上の説明から明らかなように、この発明によれば、テーパー形状を持つパターニングされた!!


① 膜をソースとドレイン電極とすることができ、 短路防止が図れるとともにコンタクト状態が向上 し高品質の薄膜トランジスタを作製する上で効果 を発揮する。 I頂のエッチングレートと温度の関係図、 37.4 図は従来の透明電極のパターン形成の工程 図である。

図において l はガラス基板、 2 はlfo 膜、 3 は レジストパターンを示す。

代理人 弁理士 井 桁 」







100 200 300 手はま イオンプレーカック注で行業はにはつのエッチングを打画評値型 第 3 正

